NXP MPC5644A Reference guide

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 1

MPC5644A Microcontroller

Reference Manual

Devices Supported:

MPC5644A

MPC5643A

MPC5644ARM

Rev. 6

16 Jan 2012

MPC5644A Microcontroller Reference Manual, Rev. 6

2 Freescale Semiconductor

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 3

Chapter 1

Introduction

1.1 The MPC5644A Microcontroller Family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27

1.2 MPC5644A and MPC5642A Device Comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28

1.3 Device block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

1.4 Feature summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

1.4.1 Feature details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

1.4.2 e200z4 core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

1.4.3 Crossbar Switch (XBAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

1.4.4 eDMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

1.4.5 Interrupt controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

1.4.6 Memory protection unit (MPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

1.4.7 FMPLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

1.4.8 SIU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

1.4.9 Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

1.4.10 BAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

1.4.11 eMIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

1.4.12 eTPU2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

1.4.13 Reaction module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

1.4.14 eQADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

1.4.15 DSPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

1.4.16 eSCI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

1.4.17 FlexCAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46

1.4.18 FlexRay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

1.4.19 System timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

1.4.20 Software watchdog timer (SWT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

1.4.21 Cyclic redundancy check (CRC) module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

1.4.22 Error correction status module (ECSM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

1.4.23 External bus interface (EBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

1.4.24 Calibration EBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

1.4.25 Power management controller (PMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

1.4.26 Nexus port controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

1.4.27 JTAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

1.4.28 Development Trigger Semaphore (DTS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

Chapter 2

Memory Map

2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

2.2 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

Chapter 3

Signal Description

3.1 Signal Properties . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .58

3.2 Signal Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

MPC5644A Microcontroller Reference Manual, Rev. 6

4 Freescale Semiconductor

Chapter 4

Resets

4.1 Reset sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93

4.2 Reset vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94

4.3 Reset pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94

4.3.1 RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94

4.3.2 RSTOUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94

4.4 FMPLL lock gating signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95

4.5 Reset source descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95

4.5.1 Power-on reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98

4.5.2 External reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98

4.5.3 Loss of lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98

4.5.4 Loss of clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99

4.5.5 Core watchdog timer/debug reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99

4.5.6 JTAG reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100

4.5.7 Software system reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100

4.5.8 Software external reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100

4.6 Reset registers in the SIU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100

4.7 Reset configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101

4.7.1 Reset configuration half word (RCHW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101

4.7.2 Reset configuration timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103

4.7.3 Reset weak pull up/down configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104

Chapter 5

Operating Modes and Clocking

5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105

5.2 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105

5.2.1 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105

5.2.2 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105

5.2.3 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .105

5.3 Clock architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106

5.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106

5.3.2 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107

5.3.3 System clock sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107

5.3.4 FMPLL modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109

Chapter 6

Device Performance Optimization

6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117

6.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117

6.3 Configuring hardware features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118

6.3.1 Branch target buffer (BTB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118

6.3.2 Frequency-modulated PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119

6.3.3 Flash bus interface unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 5

6.3.4 Crossbar switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120

6.3.5 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121

6.3.6 Memory management unit (MMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123

6.4 Application software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124

6.4.1 Compiler optimizations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124

6.4.2 Signal processing extension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125

6.4.3 Hardware single precision floating point . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126

6.4.4 Variable length encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126

6.5 Peripherals and general application guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127

6.6 Performance optimization checklist . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128

Chapter 7

e200z4 Core

7.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131

7.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131

7.3 Microarchitecture summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132

7.3.1 Instruction unit features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134

7.3.2 Integer unit features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

7.3.3 Load/Store unit features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

7.3.4 Cache features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

7.3.5 MMU features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135

7.3.6 e200z4 system bus features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136

7.3.7 Nexus 3 features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136

Chapter 8

Enhanced Direct Memory Access Controller (eDMA)

8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137

8.1.1 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137

8.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137

8.1.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .138

8.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139

8.3 Memory map and registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139

8.3.1 Module memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139

8.3.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146

8.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .172

8.4.1 eDMA basic data flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173

8.5 Initialization / Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176

8.5.1 eDMA initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176

8.5.2 DMA programming errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178

8.5.3 DMA request assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179

8.5.4 DMA arbitration mode considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182

8.5.5 DMA transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183

8.5.6 TCD status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186

8.5.7 Channel linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188

MPC5644A Microcontroller Reference Manual, Rev. 6

6 Freescale Semiconductor

8.5.8 Dynamic programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189

Chapter 9

Multi-Layer AHB Crossbar Switch (XBAR)

9.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193

9.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193

9.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194

9.1.3 Limitations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194

9.1.4 General operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194

9.2 XBAR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195

9.2.1 Register summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195

9.2.2 XBAR register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .196

9.2.3 Coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .201

9.3 Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .202

9.3.1 Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .202

9.3.2 Priority assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203

Chapter 10

Peripheral Bridge (PBRIDGE)

10.1 PBRIDGE features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205

10.2 PBRIDGE modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205

10.3 PBRIDGE block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205

10.4 PBRIDGE signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

10.5 PBRIDGE functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

10.5.1 Read cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

10.5.2 Write cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

10.6 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

10.6.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

10.6.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .208

Chapter 11

General-Purpose Static RAM (SRAM)

11.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213

11.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213

11.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213

11.3.1 Normal (Functional) mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213

11.3.2 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213

11.4 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .213

11.5 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214

11.6 Register memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214

11.7 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214

11.8 SRAm ecc mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .214

11.8.1 Access timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215

11.8.2 Reset effects on SRAM accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 7

11.9 Initialization and application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216

11.9.1 Example code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216

Chapter 12

Flash memory

12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217

12.1.1 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218

12.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .219

12.1.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220

12.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220

12.3 Memory map and registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220

12.3.1 Module memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221

12.3.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223

12.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245

12.4.1 Flash User Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245

12.4.2 Flash Read and Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245

12.4.3 Read While Write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245

12.4.4 UTest Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .246

12.4.5 Flash Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249

12.4.6 Flash Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .252

12.4.7 Flash shadow block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255

12.4.8 Flash reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .256

12.4.9 DMA requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .256

12.4.10Interrupt requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .256

Chapter 13

Memory Protection Unit (MPU)

13.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257

13.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257

13.1.2 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258

13.2 MPU-to-XBAR slave port mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258

13.3 Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258

13.4 Memory map and registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258

13.4.1 Module memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258

13.4.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260

13.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271

13.5.1 Access Evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271

13.5.2 XBAR Error Terminations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271

13.6 Initialization Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272

13.7 Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272

Chapter 14

External Bus Interface (EBI)

14.1 Information Specific to This Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275

MPC5644A Microcontroller Reference Manual, Rev. 6

8 Freescale Semiconductor

14.1.1 Device-Specific Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275

14.1.2 Unsupported Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275

14.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275

14.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .276

14.2.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278

14.2.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278

14.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281

14.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .281

14.3.2 Detailed signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .282

14.3.3 Signal output buffer enable logic by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . .284

14.4 Memory map/Register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .284

14.4.1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .285

14.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295

14.5.1 External Bus Interface Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .295

14.5.2 External bus operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .300

14.6 Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333

14.6.1 Booting from external memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333

14.6.2 Running with SDR (Single Data Rate) burst memories . . . . . . . . . . . . . . . . . .333

14.6.3 Running with asynchronous memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .334

14.6.4 Connecting an mcu to multiple memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336

14.6.5 EBI operation with reduced Pinout MCUs . . . . . . . . . . . . . . . . . . . . . . . . . . . .337

14.6.6 Summary of Differences from MPC5xx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .338

Chapter 15

Interrupt Controller (INTC)

15.1 Information specific to this device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341

15.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341

15.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341

15.2.1 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341

15.2.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .342

15.2.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .345

15.2.4 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .345

15.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .347

15.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .347

15.4.1 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .348

15.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354

15.5.1 Interrupt request sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354

15.5.2 Priority management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .368

15.5.3 Details on handshaking with processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .370

15.6 Initialization and application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .372

15.6.1 Initialization flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .372

15.6.2 Interrupt exception handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .372

15.6.3 ISR, RTOS, and task hierarchy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .374

15.6.4 Order of execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .375

15.6.5 Priority ceiling protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .376

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 9

15.6.6 Selecting priorities according to request rates and

deadlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .377

15.6.7 Software configurable interrupt requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . .377

15.6.8 Lowering priority within an ISR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .378

15.6.9 Negating an interrupt request outside of its ISR . . . . . . . . . . . . . . . . . . . . . . . .378

15.6.10Examining LIFO contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .379

Chapter 16

System Integration Unit (SIU)

16.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .381

16.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .381

16.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382

16.3.1 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382

16.3.2 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382

16.4 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .382

16.5 Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .383

16.6 Memory map and register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .384

16.6.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .384

16.6.2 MCU ID Register 2 (SIU_MIDR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387

16.6.3 MCU ID Register (SIU_MIDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .388

16.6.4 Reset Status Register (SIU_RSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .390

16.6.5 System Reset Control Register (SIU_SRCR) . . . . . . . . . . . . . . . . . . . . . . . . . .392

16.6.6 External Interrupt Status Register (SIU_EISR) . . . . . . . . . . . . . . . . . . . . . . . . .393

16.6.7 DMA/Interrupt Request Enable Register (SIU_DIRER) . . . . . . . . . . . . . . . . . .394

16.6.8 DMA/Interrupt Request Select Register (SIU_DIRSR) . . . . . . . . . . . . . . . . . . .395

16.6.9 Overrun Status Register (SIU_OSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .396

16.6.10Overrun Request Enable Register (SIU_ORER) . . . . . . . . . . . . . . . . . . . . . . .396

16.6.11IRQ Rising-Edge Event Enable Register (SIU_IREER) . . . . . . . . . . . . . . . . . .397

16.6.12External IRQ Falling-Edge Event Enable Register (SIU_IFEER) . . . . . . . . . .398

16.6.13External IRQ Digital Filter Register (SIU_IDFR) . . . . . . . . . . . . . . . . . . . . . . .398

16.6.14IRQ Filtered Input Register (SIU_IFIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .399

16.6.15Pad Configuration Registers (SIU_PCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .400

16.6.16GPIO Pin Data Output Registers (SIU_GPDO0_3 – SIU_GPDO412_413) . .521

16.6.17GPIO Pin Data Input Registers (SIU_GPDI0_3 – SIU_GPDI_232) . . . . . . . . .522

16.6.18eQADC Trigger Input Select Register (SIU_ETISR) . . . . . . . . . . . . . . . . . . . .523

16.6.19External IRQ Input Select Register (SIU_EIISR) . . . . . . . . . . . . . . . . . . . . . . .526

16.6.20DSPI Input Select Register (SIU_DISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .528

16.6.21IMUX Select Register 3 (SIU_ISEL3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .530

16.6.22IMUX Select Register 8 (SIU_ISEL8) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .537

16.6.23IMUX Select Register 9 (SIU_ISEL9) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .538

16.6.24IMUX Select Register 10 (SIU_ISEL10) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .539

16.6.25Chip Configuration Register (SIU_CCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .541

16.6.26External Clock Control Register (SIU_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . .542

16.6.27Compare A High Register (SIU_CARH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .543

16.6.28Compare A Low Register (SIU_CARL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .543

MPC5644A Microcontroller Reference Manual, Rev. 6

10 Freescale Semiconductor

16.6.29Compare B High Register (SIU_CBRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .544

16.6.30Compare B Low Register (SIU_CBRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .544

16.6.31System Clock Register (SIU_SYSDIV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .545

16.6.32Halt Register (SIU_HLT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .546

16.6.33Halt Acknowledge Register (SIU_HLTACK) . . . . . . . . . . . . . . . . . . . . . . . . . .548

16.6.34Core MMU PID Control Register (SIU_EMPCR0) . . . . . . . . . . . . . . . . . . . . . .551

16.7 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .552

16.7.1 System configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .553

16.7.2 Reset control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .553

16.7.3 External interrupt request input (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .553

16.7.4 GPIO operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .555

16.7.5 Internal multiplexing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .556

Chapter 17

Frequency-modulated phase locked loop (FMPLL)

17.1 Information specific to this device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .559

17.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .559

17.1.2 Device-specific parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .559

17.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .559

17.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .560

17.2.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .560

17.2.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .561

17.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .562

17.3.1 Detailed signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .563

17.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .563

17.4.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .563

17.4.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .564

17.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .574

17.5.1 Input clock frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .574

17.5.2 Clock configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .574

17.5.3 Lock detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .576

17.5.4 Loss-of-clock detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .576

17.5.5 Frequency modulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .579

Chapter 18

Error Correction Status Module (ECSM)

18.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .583

18.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .583

18.3 Module memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .583

18.4 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .584

18.4.1 Miscellaneous Reset Status Register (ECSM_MRSR) . . . . . . . . . . . . . . . . . . .584

18.4.2 Miscellaneous Wakeup Control Register (ECSM_MWCR) . . . . . . . . . . . . . . . .585

18.4.3 Miscellaneous User-Defined Control Register (ECSM_MUDCR) . . . . . . . . . . .586

18.4.4 ECC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .587

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 11

Chapter 19

System Timer Module (STM)

19.1 Information Specific to This Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.1.1 Device-Specific Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.2.2 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.4.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .607

19.4.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .608

19.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .612

Chapter 20

Software Watchdog Timer (SWT)

20.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .613

20.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .613

20.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .613

20.1.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .613

20.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .613

20.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .613

20.3.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .614

20.3.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .614

20.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .619

Chapter 21

Boot Assist Module (BAM)

21.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .621

21.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .621

21.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .621

21.3.1 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .621

21.3.2 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .621

21.3.3 Internal boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .622

21.3.4 Serial boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .622

21.3.5 Calibration bus boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .622

21.4 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .622

21.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .622

21.5.1 BAM Program flow chart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .622

21.5.2 BAM program operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .623

21.5.3 Reset configuration half word (RCHW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .626

21.5.4 Internal boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .628

21.5.5 Serial boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .630

21.5.6 Booting from the External Bus Interface (EBI) . . . . . . . . . . . . . . . . . . . . . . . . .637

MPC5644A Microcontroller Reference Manual, Rev. 6

12 Freescale Semiconductor

Chapter 22

Configurable Enhanced Modular IO Subsystem (eMIOS200)

22.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .639

22.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .639

22.2.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .640

22.2.2 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .641

22.2.3 Channel configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .641

22.3 External signals description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .642

22.4 Memory map/register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .642

22.4.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .642

22.4.2 Global registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .649

22.4.3 Channel registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .652

22.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .660

22.5.1 Unified channel (UC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .660

22.5.2 IP bus interface unit (BIU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .684

22.5.3 STAC client submodule . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .684

22.5.4 Global clock prescaler submodule (GCP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .686

22.6 Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .686

22.6.1 Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .686

22.6.2 Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .686

Chapter 23

Reaction Module (REACM)

23.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .689

23.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .689

23.1.2 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .689

23.1.3 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .691

23.2 Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .695

23.2.1 REACM_RCHn — REACM Channel (n) Output Pin a, b and c . . . . . . . . . . . .696

23.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .696

23.3.1 Module memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .696

23.3.2 REACM module configuration register (REACM_MCR) . . . . . . . . . . . . . . . . . .697

23.3.3 REACM Timer Configuration Register (REACM_TCR) . . . . . . . . . . . . . . . . . .699

23.3.4 REACM Threshold Router Register (REACM_THRR) . . . . . . . . . . . . . . . . . . .700

23.3.5 REACM ADC Sensor Input Register (REACM_SINR) . . . . . . . . . . . . . . . . . . .701

23.3.6 REACM Global Error Flag Register (REACM_GEFR) . . . . . . . . . . . . . . . . . . .702

23.3.7 REACM Channel n Configuration Register (REACM_CHCRn) . . . . . . . . . . . .703

23.3.8 REACM Channel n Status Register (REACM_CHSRn) . . . . . . . . . . . . . . . . . .705

23.3.9 REACM Channel n Router Register (REACM_CHRRn) . . . . . . . . . . . . . . . . .708

23.3.10REACM Shared Timer Bank Registers (REACM_STBK) . . . . . . . . . . . . . . . .710

23.3.11REACM Hold-off Timer Bank Registers (REACM_HOTBK) . . . . . . . . . . . . . .710

23.3.12REACM Threshold Bank Register (REACM_THBK) . . . . . . . . . . . . . . . . . . . .711

23.3.13REACM ADC result maximum limit check register (REACM_ADCMAX) . . . .712

23.3.14REACM Modulation Range Pulse Width Register (REACM_RANGEPWD) . .712

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 13

23.3.15REACM Modulation Minimum Pulse Width Register (REACM_MINPWD) . . .713

23.3.16REACM Modulation Control Word Bank Registers (REACM_MWBK) . . . . . .714

23.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .717

23.4.1 Reaction channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .717

23.4.2 Modulation control words bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .719

23.4.3 Shared timer bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .720

23.4.4 Hold-off timer bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .721

23.4.5 Threshold bank and comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .722

23.4.6 ADC interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .723

23.4.7 Prescalers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .725

23.4.8 Banked mode support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .725

23.5 Modulation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .727

23.5.1 Threshold/Threshold mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .727

23.5.2 Threshold/Hold-off mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .727

23.5.3 Limitations on the modulation process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .728

23.6 Monitored modulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .731

23.7 DMA support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .734

23.8 Reset overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .735

23.9 Reaction module interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .735

23.9.1 Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .736

23.10Use cases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .736

23.10.1Advancing modulation phase on a threshold level . . . . . . . . . . . . . . . . . . . . .742

23.10.2Controlling the loop function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .743

23.10.3Banked mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .744

Chapter 24

Enhanced Time Processing Unit (eTPU2)

24.1 Information specific to this device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .745

24.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .745

24.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .745

24.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .746

24.2.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .752

24.2.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .756

24.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .758

24.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .758

24.3.2 Detailed signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .758

24.4 Memory map/register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .760

24.4.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .760

24.4.2 System configuration registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .767

24.4.3 Time base registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .781

24.4.4 Engine related registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .790

24.4.5 Channel registers layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .792

24.4.6 Global channel registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .792

24.4.7 Channel configuration and control registers . . . . . . . . . . . . . . . . . . . . . . . . . . .801

24.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .810

MPC5644A Microcontroller Reference Manual, Rev. 6

14 Freescale Semiconductor

24.5.1 Functions and threads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .810

24.5.2 Host interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .823

24.5.3 Scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .829

24.5.4 Parameter sharing and coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .836

24.5.5 Enhanced Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .840

24.5.6 Time Bases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .885

24.5.7 EAC – eTPU angle counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .893

24.5.8 Microengine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .912

24.5.9 Microinstruction set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .929

24.5.10Test and Development Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .962

24.6 Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .969

24.6.1 Configuration sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .969

24.6.2 Reset options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .970

24.6.3 Multiple parameter coherency methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .970

24.6.4 Programming hints and caveats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .971

24.6.5 Estimating worst-case latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .972

24.6.6 Endianness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .988

24.7 Appendices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .988

24.7.1 Microcycle and I/O timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .988

24.7.2 Initialization code example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .992

24.7.3 Predefined channel mode summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .995

24.7.4 MISC algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .999

Chapter 25

Enhanced Queued Analog-to-Digital Converter (EQADC)

25.1 Information Specific to This Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1001

25.1.1 Device-Specific Pin Configuration Features . . . . . . . . . . . . . . . . . . . . . . . . . .1001

25.1.2 Availability of Analog Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1002

25.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1002

25.2.1 Module overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1002

25.2.2 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1003

25.2.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1004

25.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1006

25.3.1 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1006

25.3.2 Streaming mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1006

25.3.3 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1007

25.3.4 Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1008

25.4 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1009

25.4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1009

25.4.2 Detailed signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1011

25.5 Memory Map/Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1015

25.5.1 EQADC Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1015

25.5.2 EQADC Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1019

25.5.3 On-Chip ADC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1057

25.6 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1071

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 15

25.6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1071

25.6.2 Data Flow in EQADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1072

25.6.3 Command/Result Queues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1089

25.6.4 EQADC Command FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1089

25.6.5 EQADC Result FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1118

25.6.6 On-Chip ADC Configuration and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . .1122

25.6.7 Internal/External Multiplexing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1134

25.6.8 EQADC DMA/Interrupt request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1141

25.6.9 EQADC Synchronous Serial Interface (SSI) Sub-Block . . . . . . . . . . . . . . . . .1143

25.6.10EQADC Parallel Side Interface (PSI) Sub-Block . . . . . . . . . . . . . . . . . . . . . .1148

25.6.11Analog Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1151

25.7 Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1154

25.7.1 Multiple queues control setup example . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1154

25.7.2 EQADC/DMAC Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1159

25.7.3 Sending immediate command setup example . . . . . . . . . . . . . . . . . . . . . . . .1160

25.7.4 Modifying queues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1161

25.7.5 CQueue and RQueues usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1162

25.7.6 ADC Result Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1164

25.7.7 EQADC versus QADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1166

Chapter 26

Decimation Filter

26.1 Information specific to this device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1171

26.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1171

26.1.2 Device-specific parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1171

26.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1171

26.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1171

26.2.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1173

26.2.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1174

26.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1175

26.3.1 Decimation trigger signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1175

26.3.2 Integrator enable signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1175

26.3.3 Integrator halt signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1176

26.3.4 Integrator reset signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1176

26.3.5 Integrator output request signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1176

26.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1176

26.4.1 Decimation filter device memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1176

26.4.2 Decimation filter register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1178

26.4.3 Decimation Filter Memory Map for Parallel Side Interface . . . . . . . . . . . . . . .1199

26.4.4 PSI Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1200

26.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1202

26.5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1202

26.5.2 Parallel Side Interface (PSI) description . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1202

26.5.3 Input buffer description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1202

26.5.4 Output buffer description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1204

MPC5644A Microcontroller Reference Manual, Rev. 6

16 Freescale Semiconductor

26.5.5 Bypass configuration description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1205

26.5.6 IIR and FIR filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1206

26.5.7 Filter prefill control description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1209

26.5.8 Timestamp data transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1210

26.5.9 Flush command description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1210

26.5.10Soft-reset command description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1211

26.5.11Interrupts requests description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1212

26.5.12DMA requests description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1213

26.5.13Freeze mode description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1214

26.5.14Enhanced debug monitor description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1214

26.5.15Integrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1215

26.5.16Cascade mode description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1218

26.6 Initialization information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1224

26.6.1 Initialization procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1224

26.7 Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1224

26.7.1 eQADC IP as the PSI master block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1224

26.8 Filter example simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1225

26.8.1 Coefficients calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1225

26.8.2 Input data calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1226

26.8.3 Filter results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1227

Chapter 27

Temperature Sensor

27.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1229

27.2 Detailed description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1229

27.3 Temperature formula . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1230

27.3.1 T

LOW

and T

HIGH

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1231

27.3.2 T

TSENS_CODE

(T

LOW

) and T

TSENS_CODE

(T

HIGH

) . . . . . . . . . . . . . . . . . . . . . . .1231

27.3.3 V

BG_CODE

(T

LOW

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1232

27.3.4 Temperature sensor voltage (V

TENS

(T)) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1232

27.3.5 Bandgap reference voltage (V

BG_CODE

(T)) . . . . . . . . . . . . . . . . . . . . . . . . . .1232

27.3.6 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1232

Chapter 28

System Information Module and Trim (SIM)

28.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1235

28.2 User trim values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1235

Chapter 29

Cyclic Redundancy Checker (CRC) Unit

29.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1237

29.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1237

29.2.1 Access and performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1237

29.3 Calculating a CRC checksum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1238

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 17

29.3.1 Configuring the context . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1239

29.3.2 Initializing the context seed value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1240

29.3.3 Writing the data stream to the context input . . . . . . . . . . . . . . . . . . . . . . . . . .1240

29.3.4 Reading the checksum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1241

29.4 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1241

29.4.1 CRC Configuration Register (CRC_CFG) . . . . . . . . . . . . . . . . . . . . . . . . . . .1242

29.4.2 CRC Input Register (CRC_INP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1243

29.4.3 CRC Current Status Register (CRC_CSTAT) . . . . . . . . . . . . . . . . . . . . . . . . .1244

29.4.4 CRC Output Register (CRC_OUTP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1245

29.5 Use cases and limitations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1246

29.5.1 Checksums for configuration registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1246

29.5.2 Calculations on incoming/outgoing protocol frames . . . . . . . . . . . . . . . . . . . .1246

Chapter 30

Deserial Serial Peripheral Interface (DSPI)

30.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1251

30.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1251

30.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1252

30.4 DSPI configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1253

30.4.1 SPI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1254

30.4.2 DSI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1254

30.4.3 CSI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1255

30.5 DSPI frequency support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1255

30.6 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1256

30.6.1 Master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1256

30.6.2 Slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1256

30.6.3 Module Disable mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1256

30.6.4 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1256

30.7 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1257

30.7.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1257

30.7.2 Detailed signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1257

30.8 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1258

30.8.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1258

30.8.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1260

30.9 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1290

30.9.1 Start and stop of DSPI transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1291

30.9.2 Serial peripheral interface (SPI) configuration . . . . . . . . . . . . . . . . . . . . . . . .1291

30.9.3 Deserial serial interface (DSI) configuration . . . . . . . . . . . . . . . . . . . . . . . . . .1294

30.9.4 Combined serial interface (CSI) configuration . . . . . . . . . . . . . . . . . . . . . . . .1301

30.9.5 DSPI baud rate and clock delay generation . . . . . . . . . . . . . . . . . . . . . . . . . .1302

30.9.6 Transfer formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1304

30.9.7 Continuous serial communications clock . . . . . . . . . . . . . . . . . . . . . . . . . . . .1313

30.9.8 Timed serial bus (TSB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1315

30.9.9 Parity generation and check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1317

30.9.10Interrupts/DMA requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1318

MPC5644A Microcontroller Reference Manual, Rev. 6

18 Freescale Semiconductor

30.9.11Buffered SPI operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1320

30.9.12Continuous peripheral chip select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1321

30.9.13Peripheral chip select expansion and deglitching . . . . . . . . . . . . . . . . . . . . .1321

30.9.14DMA and interrupt conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1321

30.9.15Modified SPI transfer format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1322

30.9.16LVDS pad usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1322

30.9.17DSPI connections to eTPU_A, eMIOS and SIU . . . . . . . . . . . . . . . . . . . . . .1323

30.9.18Power saving features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1330

30.10Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1331

30.10.1How to manage DSPI queues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1331

30.10.2Switching master and slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1332

30.10.3Baud rate settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1332

30.10.4Delay settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1333

30.10.5DSPI Compatibility with the QSPI of the MPC500 MCUs . . . . . . . . . . . . . . .1333

30.10.6Calculation of FIFO pointer addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1334

Chapter 31

Enhanced Serial Communication Interface (ESCI)

31.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1337

31.1.1 Bibliography . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1337

31.1.2 Acronyms and abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1337

31.1.3 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1337

31.1.4 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1338

31.1.5 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1339

31.1.6 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1340

31.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1340

31.2.1 Detailed signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1340

31.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1341

31.3.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1341

31.3.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1342

31.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1356

31.4.1 Module control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1356

31.4.2 Frame formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1356

31.4.3 Baud rate and clock generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1359

31.4.4 Baud rate tolerance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1361

31.4.5 SCI mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1363

31.4.6 LIN mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1377

31.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1386

31.5 Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1387

31.5.1 SCI data frames separated by preamble . . . . . . . . . . . . . . . . . . . . . . . . . . . .1387

Chapter 32

FlexCAN Module

32.1 Information specific to this device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1389

MPC5644A Microcontroller Reference Manual, Rev. 6

Freescale Semiconductor 19

32.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1389

32.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1389

32.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1391

32.2.2 FlexCAN module features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1391

32.2.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1392

32.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1393

32.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1393

32.3.2 Signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1394

32.4 Memory map/Register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1394

32.4.1 FlexCAN memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1394

32.4.2 Message buffer architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1396

32.4.3 Message buffer structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1398

32.4.4 Rx FIFO structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1401

32.4.5 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1403

32.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1421

32.5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1421

32.5.2 Transmit process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1422

32.5.3 Arbitration process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1422

32.5.4 Receive process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1423

32.5.5 Matching process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1424

32.5.6 Data coherence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1426

32.5.7 Rx FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1428

32.5.8 CAN protocol related features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1430

32.5.9 Modes of operation details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1434

32.5.10Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1436

32.5.11Bus interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1437

32.6 Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1437

32.6.1 FlexCAN initialization sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1437

32.6.2 FlexCAN addressing and RAM size configurations . . . . . . . . . . . . . . . . . . . .1438

Chapter 33

FlexRay Communication Controller (FlexRay)

33.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1441

33.1.1 Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1441

33.1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1441

33.1.3 Color coding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1442

33.1.4 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1442

33.1.5 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1444

33.1.6 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1445

33.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1446

33.2.1 Detailed signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1446

33.3 Controller host interface clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1447

33.4 Protocol engine clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1447

33.4.1 Oscillator clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1448

33.4.2 PLL clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1448

MPC5644A Microcontroller Reference Manual, Rev. 6

20 Freescale Semiconductor

33.5 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1448

33.5.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1448

33.5.2 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1454

33.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1531

33.6.1 Message buffer concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1531

33.6.2 Physical message buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1531

33.6.3 Message buffer types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1533

33.6.4 FlexRay memory area layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1538

33.6.5 Physical message buffer description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1541

33.6.6 Individual message buffer functional description . . . . . . . . . . . . . . . . . . . . . .1551

33.6.7 Individual message buffer search . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1578

33.6.8 Individual message buffer reconfiguration . . . . . . . . . . . . . . . . . . . . . . . . . . .1580

33.6.9 Receive FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1581

33.6.10Channel device modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1587

33.6.11External clock synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1589

33.6.12Sync frame ID and sync frame deviation tables . . . . . . . . . . . . . . . . . . . . . .1590

33.6.13MTS generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1593

33.6.14Key slot transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1594

33.6.15Sync frame filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1595

33.6.16Strobe signal support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1596

33.6.17Timer support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1597

33.6.18Slot status monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1598

33.6.19System bus access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1601

33.6.20Interrupt support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1602

33.6.21Lower bit rate support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1607

33.6.22PE data memory (PE DRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1607

33.6.23CHI lookup-table memory (CHI LRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1608

33.6.24Memory content error detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1609

33.6.25Memory error injection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1614

33.7 Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1616

33.7.1 Module configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1616

33.7.2 Initialization Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1617

33.7.3 CHI LRAM error injection out of POC:default config . . . . . . . . . . . . . . . . . . . .1618

33.7.4 PE DRAM error injection out of POC:default config . . . . . . . . . . . . . . . . . . . .1618

33.7.5 Shut down sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1618

33.7.6 Number of usable message buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1619

33.7.7 Protocol control command execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1620

33.7.8 Message buffer search on simple message buffer configuration . . . . . . . . . .1621

Chapter 34

Periodic Interrupt Timer (PIT)

34.1 Information specific to this device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1625

34.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1625

34.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1625

34.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1626

Page is loading ...

NXP MPC5644A Reference guide

This manual is also suitable for

NXP MPC5644A Reference guide

Related papers

Other documents