SPRA433E
2
TMS320C6000 EMIF-to-External SDRAM Interface
3.1.1 Timing Requirements 40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.2 Deactivation (DCAB and DEAC) 41. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.3 Activate (ACTV) 43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.4 SDRAM Read (READ) 43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.5 SDRAM Write (WRT) 46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.6 Mode Register Set (MRS) 48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.7 Refresh 50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 SDRAM Initialization 52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 Monitoring Page Boundaries 52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 C620x/C670x Page Boundaries 52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 C621x/C671x Page Boundaries 53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.3 C64x Page Boundaries 54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4 Address Shift 54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5 Timing Constraints 57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.1 C6000 Outputs (ED, EA, CE, BE, SDCAS, SDRAS, SDWE) 57. . . . . . . . . . . . . . . . . . . .
3.5.2 C6000 Inputs (Output Data From the SDRAM, Read ED) 58. . . . . . . . . . . . . . . . . . . . . . .
3.5.3 Timing Comparisons for Four SDRAMs 59. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Complete Example Using C6201B and Micron’s MT48LC4M16A2-10 60. . . . . . . . . . . . . . . . . . . .
4.1 Register Configuration for C6201B to MT48LC4M16A2 60. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 EMIF Global Control Registers for C6201B to MT48LC4M16A2 61. . . . . . . . . . . . . . . . .
4.1.2 EMIF CE2 Space Control Register for C6201B to MT48LC4M16A2 61. . . . . . . . . . . . . .
4.1.3 EMIF SDRAM Control Register for C6201B to MT48LC4M16A2 62. . . . . . . . . . . . . . . . .
4.1.4 EMIF SDRAM Refresh Period for C6201B to MT48LC4M16A2 63. . . . . . . . . . . . . . . . . .
5 Complete Example Using C6211 and Micron’s MT48LC16M8A2-8 64. . . . . . . . . . . . . . . . . . . . . . .
5.1 Register Configuration for C6211 to MT48LC16M8A2 64. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 EMIF Global Control Registers for C6211 to MT48LC16M8A2 65. . . . . . . . . . . . . . . . . .
5.1.2 EMIF CE3 Space Control Register for C6211 to MT48LC16M8A2 65. . . . . . . . . . . . . . .
5.1.3 EMIF SDRAM Control Register for C6211 to MT48LC16M8A2 66. . . . . . . . . . . . . . . . . .
5.1.4 EMIF SDRAM Refresh Period for C6211 to MT48LC16M8A2 67. . . . . . . . . . . . . . . . . . .
5.1.5 EMIF SDRAM Extension Register for C6211 to MT48LC16M8A2 67. . . . . . . . . . . . . . . .
6 Complete Examples Using C6414 and Micron’s MT48LC4M32B2-7 68. . . . . . . . . . . . . . . . . . . . .
6.1 Register Configuration for C6414 to MT48LC4M32B2 68. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1.1 EMIF Global Control Register for C6414 to MT48LC4M32B2 69. . . . . . . . . . . . . . . . . . .
6.1.2 EMIF CE3 Space Control Register for C6414 to MT48LC4M32B2 69. . . . . . . . . . . . . . .
6.1.3 EMIF SDRAM Control Register for C6414 to MT48LC4M32B2 70. . . . . . . . . . . . . . . . . .
6.1.4 EMIF SDRAM Refresh Period for C6414 to MT48LC4M32B2 71. . . . . . . . . . . . . . . . . . .
6.1.5 EMIF SDRAM Extension Register for C6414 to MT48LC4M32B2 71. . . . . . . . . . . . . . . .
7 References 72. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Appendix A Code Example for C6201B to Micron MT48LC4M16A2-10 73. . . . . . . . . . . . . . . . . . . . . .
Appendix B Code Example for C6211 to Micron MT48LC16M8A2-8 75. . . . . . . . . . . . . . . . . . . . . . . .