NXP DSP56F805 User guide

Type
User guide
56F800
16-bit Digital Signal Controllers
freescale.com
DSP56F800
User Manual
DSP56F801-7UM
Rev. 8
03/2007
This manual is one of a set of three documents. You need the following manuals to have complete
product information: Family Manual, Users Manual, and Technical Data Sheet.
Note: With the exception of errata documents, if any other Freescale document contains information
that conflicts with the information in the device data sheet, the data sheet should be
considered to have the most current and correct data.
Order this document by DSP56F801-7UM/D - Rev.
8
March 2007
Summary of Changes and Updates:
Added “List of Figures” and “List of Tables” sections after the Table of Contents.
See the “Document Revision History” section of each chapter for chapter-specific changes.
TABLE OF CONTENTS
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - i
Preliminary
Chapter 1
56F800 Family
1.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1
1.2 DSP56800 Family Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4
1.3 Manual Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5
1.4 Additional information: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7
1.5 Manual Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7
1.6 Architectural Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
1.7 DSP56800 Core Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-15
1.7.1 56800 Core Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-15
1.7.2 Data Arithmetic Logic Unit (Data ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
1.7.3 Address Generation Unit (AGU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
1.7.4 Program Controller and Hardware Looping Unit. . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
1.7.5 Bit Manipulation Unit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
1.7.6 Address and Data Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-20
1.7.7 On-Chip Emulation (OnCE) Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21
1.7.8 On-Chip Clock Synthesis Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-21
1.7.9 Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-22
1.7.10 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-22
1.7.11 Resets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-22
1.7.12 Core Voltage Regulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.7.13 IPBus Bridge. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.8 Memory Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.8.1 Program Flash. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-24
1.8.2 Program RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-25
1.8.3 Data Flash. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-
25
1.8.4 Data RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-25
1.9 56F801 Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-26
1.10 56F802 Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-26
1.11 56F803 Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-27
1.12 56F805 Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-27
1.13 56F807 Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-28
1.14 Peripheral Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-29
1.14.1 External Memory Interface (EMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-29
1.14.2 General Purpose Input/Output Port (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-29
1.14.3 Serial Peripheral Interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-30
1.14.4 COP/Watchdog Timer & Modes of Operation Module . . . . . . . . . . . . . . . . . . . . . 1-30
1.14.5 JTAG/OnCE Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-30
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - ii Freescale Semiconductor
1.14.6 Quadrature Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-31
1.14.7 Quad Timer Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-31
1.14.8 Pulse Width Modulator (PWM) Module. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-32
1.14.9 Analog-to-Digital Conversion (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-33
1.14.10 ADC and PWM Synchronization Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-33
1.14.11 Serial Communications Interface (SCI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-34
1.14.12 Controller Area Network (CAN) Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-34
1.14.13 Peripheral Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-34
Chapter 2
Pin Descriptions
2.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1
2.2 Power and Ground Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
2.3 Clock and Phase Lock Loop Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11
2.4 Address, Data, and Bus Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
2.5 Interrupt and Program Control Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13
2.6 GPIO Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14
2.7 Pulse Width Modulator (PWM) Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
2.8 Serial Peripheral Interface (SPI) Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-16
2.9 Quadrature Decoder Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-17
2.10 Serial Communications Interface (SCI) Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-18
2.11 CAN Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-18
2.12 Analog-to-Digital Converter (ADC) Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-19
2.13 Quad Timer Module Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-19
2.14 JTAG/OnCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-21
Chapter 3
Memory and Operating Modes
3.1 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
3.2 Memory Map Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
3.3 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
3.3.1 Bus Control Register (BCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.3.1.1 Reserved—Bits 15–10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.3.1.2 Drive (DRV)—Bit 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.3.1.3 Reserved—Bit 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
3.3.1.4 Wait State Data Memory (WSX[3:0])—Bits 7–4 . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.3.1.5 Wait State P Memory (WSP[3:0])—Bits 3–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.3.2 Operating Mode Register (OMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.3.2.1 Nested Looping (NL)—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
3.3.2.2 Reserved—Bits 14–9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - iii
3.3.2.3 Condition Codes (CC)—Bit 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
3.3.2.4 Reserved—Bit 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
3.3.2.5 Stop Delay (SD)—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
3.3.2.6 Rounding (R)—Bit 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
3.3.2.7 Saturation (SA)—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
3.3.2.8 External X Memory (EX)—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.3.2.9 Reserved—Bit 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.3.2.10 Operating Mode B (MB)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.3.2.11 Operating Mode A (MA)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.4 Core Configuration Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3.5 On-Chip Peripheral Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.6 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
3.7 56800 Operating Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-27
3.7.1 Mode 0–Single Chip Mode: Start-Up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
3.7.2 Modes 1 and 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
3.7.3 Mode 3–External. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
3.8 Boot Flash Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
3.9 Executing Programs from XRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-30
3.10 56800 Reset and Interrupt Vectors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-30
3.11 Memory Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
Chapter 4
Interrupt Controller (ITCN)
4.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
4.2 Interrupt Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
4.3 Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
4.4 Priority Level Register (PLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
4.5 Interrupt Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
4.6 Interrupt Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
4.7 Interrupt Priority Register (IPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
4.8 ITCN Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
4.9 Priority Level and Vector Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
4.10 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
4.10.1 Group Priority Registers 2–15 (GPR2–GPR15) . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - iv Freescale Semiconductor
Chapter 5
Flash Memory Interface
5.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
5.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
5.3 Flash Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2
5.4 Program Flash (PFLASH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
5.5 Data Flash (DFLASH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
5.6 Boot Flash (BFLASH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6
5.7 Program/Data/Boot Flash Interface Unit Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
5.8 Program/Data/Boot Flash Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
5.9 Functional Description of the PFIU, DFIU, and BFIU. . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.10 Flash Programming and Erase Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.10.1 Intelligent Word Programming. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-10
5.10.2 Dumb Word Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
5.10.3 Intelligent Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
5.11 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
5.11.1 Flash Control Register (FIU_CNTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.11.1.1 Busy (BUSY)—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.11.1.2 Reserved—Bits 14–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.11.1.3 Information Block Enable (IFREN)—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5.11.1.4 X Address Enable (XE)—Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
5.11.1.5 Y Address Enable (YE)—Bit 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
5.11.1.6 Program Cycle Definition (PROG)—Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
5.11.1.7 Erase Cycle Definition (ERASE)—Bit 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
5.11.1.8 Mass Erase Cycle Definition (MAS1)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
5.11.1.9 Non-Volatile Store Cycle Definition (NVSTR)—Bit 0. . . . . . . . . . . . . . . . . . . . 5-19
5.11.2 Flash Program Enable Register (FIU_PE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.11.2.1 Dumb Program Enable (DPE)—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.11.2.2 Intelligent Program Enable (IPE)—Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.11.2.3 Reserved—Bits 13–10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.11.2.4 Row Number (ROW)—Bits 9–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
5.11.3 Flash Erase Enable Register (FIU_EE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.11.3.1 Dumb Erase Enable (DEE)—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.11.3.2 Intelligent Erase Enable (IEE)—Bit 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.11.3.3 Reserved—Bits 13–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.11.3.4 Page Number (PAGE)—Bits 6–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21
5.11.4 Flash Address Register (FIU_ADDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22
5.11.5 Flash Data Register (FIU_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22
5.11.6 Flash Interrupt Enable Register (FIU_IE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
5.11.6.1 Reserved—Bits 15–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
5.11.6.2 Interrupt Enable (IE)—Bits 11–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - v
5.11.7 Flash Interrupt Source Register (FIU_IS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
5.11.7.1 Reserved—Bits 15–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
5.11.7.2 Interrupt Source (IS)—Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
5.11.7.3 Interrupt Source (IS)—Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.4 Interrupt Source (IS)—Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.5 Interrupt Source (IS)—Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.6 Interrupt Source (IS)—Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.7 Interrupt Source (IS)—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.8 Interrupt Source (IS)—Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.9 Interrupt Source (IS)—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.10 Interrupt Source (IS)—Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.11 Interrupt Source (IS)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.12 Interrupt Source (IS)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
5.11.7.13 Interrupt Source (IS)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.11.8 Flash Interrupt Pending Register (FIU_IP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.11.8.1 Reserved—Bits 15–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.11.8.2 Interrupt Pending (IP)—Bits 11–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.11.9 Flash Clock Divisor Register (FIU_CLKDIVISOR) . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.11.9.1 Reserved—Bits 15–4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
5.11.9.2 Clock Divisor (N)—Bits 3–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
5.11.10 Flash TERASE Limit Register (FIU_TERASEL) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
5.11.10.1 Reserved—Bits 15–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
5.11.10.2 Timer Erase Limit (TERASEL)—Bits 6–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
5.11.11 Flash TME Limit Register (FIU_TMEL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-27
5.11.11.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-27
5.11.11.2 Timer Mass Erase Limit (TMEL)—Bit 7–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-27
5.11.12 Flash TNVS Limit Register (FIU_TNVSL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-27
5.11.12.1 Reserved—Bits 15–11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-27
5.11.12.2 Timer Non-Volatile Storage Limit (TNVSL)—Bits 10–0. . . . . . . . . . . . . . . . . . 5-28
5.11.13 Flash TPGS Limit Register (FIU_TPGSL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-28
5.11.13.1 Reserved—Bits 15–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-28
5.11.13.2 Timer Program Setup Limit (TPGSL)—Bits 11–0 . . . . . . . . . . . . . . . . . . . . . . 5-28
5.11.14 Flash TPROG Limit Register (FIU_TPROGL). . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-28
5.11.14.1 Reserved—Bits 15–14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-29
5.11.14.2 Timer Program Limit (TPROGL)—Bits 13–0 . . . . . . . . . . . . . . . . . . . . . . . . . . 5-29
5.11.15 Flash TNVH Limit Register (FIU_TNVHL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-29
5.11.15.1 Reserved—Bits 15–11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-29
5.11.15.2 Timer Non-Volatile Hold Limit (TNVHL)—Bits 10–0 . . . . . . . . . . . . . . . . . . . . 5-29
5.11.16 Flash TNVH1 Limit Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-30
5.11.16.1 Reserved—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-30
5.11.16.2 Timer Non-Volatile Hold 1 Limit (TNVH1L[14:0])—Bits 14–0 . . . . . . . . . . . . . 5-30
5.11.17 Flash TRCV Limit Register (FIU_TRCVL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-30
5.11.17.1 Reserved—Bits 15–9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-30
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - vi Freescale Semiconductor
5.11.17.2 Timer Recovery Limit (TRCVL[8:0])—Bits 8–0 . . . . . . . . . . . . . . . . . . . . . . . . 5-31
5.11.18 Flash Interface Unit Timeout Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31
5.12 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31
5.13 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31
Chapter 6
External Memory Interface (EMI)
6.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
6.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
6.2.1 External Memory Port Architecture. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
6.3 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
6.4 Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
6.4.1 Bus Control Register (BCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
6.4.1.1 Reserved—Bits 15–10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.4.1.2 Drive (DRV)—Bit 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.4.1.3 Reserved—Bit 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.4.1.4 Wait State X Data Memory (WSX)—Bits 7–4 . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.4.1.5 Wait State P Program Memory (WSP)—Bits 3–0 . . . . . . . . . . . . . . . . . . . . . . . 6-3
6.4.2 State of Pins in Different Processing States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
Chapter 7
General Purpose Input/Output (GPIO)
7.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.2 Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.2.1 Summary: Dedicated and Multiplexed GPIOs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.3 GPIO Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.4 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.5 Chip Specific Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.6 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
7.6.1 Pull-Up Enable Register (PUR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-10
7.6.2 Data Register (DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.6.3 Data Direction Register (DDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.6.4 Peripheral Enable Register (PER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.6.5 Interrupt Assert Register (IAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.6.6 Interrupt Enable Register (IENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.6.7 Interrupt Polarity Register (IPOLR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.6.8 Interrupt Pending Register (IPR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.6.9 Interrupt Edge Sensitive Register (IESR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
7.7 GPIO Programming Algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - vii
Chapter 8
Controller Area Network (CAN)
8.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
8.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
8.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.4.1 Message Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-3
8.4.1.1 Message Transmit Background. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-5
8.4.1.2 Transmit Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-6
8.4.1.3 Receive Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7
8.4.1.4 Identifier Acceptance Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-8
8.4.2 Protocol Violation Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-11
8.4.3 Clock System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-12
8.5 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.5.1 Normal Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.5.2 Special Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.5.3 Emulation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.5.4 Security Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.6 Pin Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
8.7 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-16
8.7.1 CAN Control Register 0 (CANCTL0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-23
8.7.1.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.7.1.2 Received Frame Flag (RXFRM)—Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.7.1.3 Receiver Active Status (RXACT)—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.7.1.4 CAN Stops in Wait Mode (CSWAI)—Bit 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.7.1.5 Synchronized Status (SYNCH)—Bit 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.7.1.6 Reserved—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-24
8.7.1.7 Sleep Acknowledge (SLPAK)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
8.7.1.8 Sleep Request–Go Into Sleep Mode (SLPRQ)—Bit 1. . . . . . . . . . . . . . . . . . . 8-25
8.7.1.9 Soft Reset (SFTRES)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
8.7.2 CAN Control Register 1 (CANCTL1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26
8.7.2.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26
8.7.2.2 CAN Enable (CANE)—Bit 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26
8.7.2.3 Reserved—Bits 6–3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26
8.7.2.4 Loop Back Self Test Mode (LOOPB)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
8.7.2.5 Wake-Up Mode (WUPM)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
8.7.2.6 CAN Clock Source (CLKSRC)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
8.7.3 CAN Bus Timing Register 0 (CANBTR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
8.7.3.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28
8.7.3.2 Synchronization Jump Width (SJW)—Bits 7–6 . . . . . . . . . . . . . . . . . . . . . . . . 8-28
8.7.3.3 Baud Rate Prescaler (BRP)—Bits 5–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28
8.7.4 CAN Bus Timing Register 1 (CANBTR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - viii Freescale Semiconductor
8.7.4.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-29
8.7.4.2 Sampling (SAMP)—Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-29
8.7.4.3 Time Segment 2 (TSEG22–TSEG20)—Bits 6–4. . . . . . . . . . . . . . . . . . . . . . . 8-29
8.7.4.4 Time Segment 1 (TSEG13–TSEG10)—Bits 3–0. . . . . . . . . . . . . . . . . . . . . . . 8-30
8.7.5 CAN Receiver Flag Register (CANRFLG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-30
8.7.5.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-31
8.7.5.2 Wake-Up Interrupt Flag (WUPIF)—Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-31
8.7.5.3 Receiver Warning Interrupt Flag (RWRNIF)—Bit 6. . . . . . . . . . . . . . . . . . . . . 8-31
8.7.5.4 Transmitter Warning Interrupt Flag (TWRNIF)—Bit 5 . . . . . . . . . . . . . . . . . . . 8-32
8.7.5.5 Receiver Error Passive Interrupt Flag (RERRIF)—Bit 4 . . . . . . . . . . . . . . . . . 8-32
8.7.5.6 Transmitter Error Passive Interrupt Flag (TERRIF)—Bit 3 . . . . . . . . . . . . . . . 8-32
8.7.5.7 Bus Off Interrupt Flag (BOFFIF)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-32
8.7.5.8 Overrun Interrupt Flag (OVRIF)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33
8.7.5.9 Receive Buffer Full (RXF)—Bit 0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33
8.7.6 CAN Receiver Interrupt Enable Register (CANRIER). . . . . . . . . . . . . . . . . . . . . . 8-33
8.7.6.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
8.7.6.2 Wake-Up Interrupt Enable (WUPIE)—Bit 7. . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
8.7.6.3 Receiver Warning Interrupt Enable (RWRNIE)—Bit 6. . . . . . . . . . . . . . . . . . . 8-34
8.7.6.4 Transmitter Warning Interrupt Enable (TWRNIE)—Bit 5. . . . . . . . . . . . . . . . . 8-34
8.7.6.5 Receiver Error Passive Interrupt Enable (RERRIE)—Bit 4 . . . . . . . . . . . . . . . 8-34
8.7.6.6 Transmitter Error Passive Interrupt Enable (TERRIE)—Bit 3 . . . . . . . . . . . . . 8-34
8.7.6.7 Bus Off Interrupt Enable (BOFFIE)—Bit 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
8.7.6.8 Overrun Interrupt Enable (OVRIE)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
8.7.6.9 Receiver Full Interrupt Enable (RXFIE)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . 8-35
8.7.7 CAN Transmitter Flag Register (CANTFLG). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
8.7.7.1 Reserved—Bits 15–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
8.7.7.2 Abort Acknowledge (ABTAK)—Bits 6–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
8.7.7.3 Reserved—Bits 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-36
8.7.7.4 Transmitter Buffer Empty (TXE)—Bits 2–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-36
8.7.8 CAN Transmitter Control Register (CANTCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-36
8.7.8.1 Reserved—Bits 15–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-36
8.7.8.2 Abort Request (ABTRQ)—Bits 6–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-37
8.7.8.3 Reserved—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-37
8.7.8.4 Transmitter Empty Interrupt Enable (TXEIE)—Bits 2–0 . . . . . . . . . . . . . . . . . 8-37
8.7.9 CAN Identifier Acceptance Control Register (CANIDAC) . . . . . . . . . . . . . . . . . . . 8-37
8.7.9.1 Reserved—Bits 15–6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-37
8.7.9.2 Identifier Acceptance Mode (IDAM)—Bits 5–4 . . . . . . . . . . . . . . . . . . . . . . . . 8-38
8.7.9.3 Reserved—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-38
8.7.9.4 Identifier Acceptance Hit Indicator (IDHIT)—Bits 2–0 . . . . . . . . . . . . . . . . . . . 8-38
8.7.10 CAN Receive Error Counter Register (CANRXERR) . . . . . . . . . . . . . . . . . . . . . . 8-39
8.7.11 CAN Transmit Error Counter Register (CANTXERR). . . . . . . . . . . . . . . . . . . . . . 8-39
8.7.12 CAN Identifier Acceptance Registers (CANIDAR0–7) . . . . . . . . . . . . . . . . . . . . . 8-39
8.7.12.1 Acceptance Code Bits (AC)—Bits 7–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-40
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - ix
8.7.13 CAN Identifier Mask Registers (CANIDMR0–7) . . . . . . . . . . . . . . . . . . . . . . . . . . 8-40
8.7.13.1 Acceptance Mask Bits (AM)—Bits 7–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-41
8.7.14 Programmer’s Model of Message Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-42
8.7.15 Receive/Transmit Buffer Identifier Registers (IDR0–3). . . . . . . . . . . . . . . . . . . . . 8-43
8.7.15.1 Extended Format Identifier—Bits ID[28:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-44
8.7.15.2 Standard Format Identifier—Bits ID[10:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-44
8.7.15.3 Substitute Remote Request (SRR)—Bit 4 in IDR1 (Extended) . . . . . . . . . . . . 8-44
8.7.15.4 ID Extended (IDE)—Bit 3 in IDR1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-44
8.7.15.5 Remote Transmission Request (RTR)—Bit 4 in IDR1 (Standard). . . . . . . . . . 8-45
8.7.16 Receive/Transmit Buffer Data Segment Registers (DSR0–7) . . . . . . . . . . . . . . . 8-45
8.7.17 Data Length Register (DLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-46
8.7.18 Transmit Buffer Priority Register (TBPR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-47
8.8 Low Power Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-48
8.8.1 Run Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-49
8.8.2 Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-49
8.8.3 Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-50
8.8.4 Sleep Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-51
8.8.5 Soft Reset Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-53
8.8.6 Power Down Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-53
8.8.7 Programmable Wake-Up Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-53
8.9 Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-54
8.9.1 Interrupt Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-55
8.9.2 Interrupt Sources. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-55
8.9.3 Recovery from Stop or Wait . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-56
Chapter 9
Analog-to-Digital Converter (ADC)
9.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
9.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
9.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
9.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
9.4.1 Differential Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
9.5 Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
9.6 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
9.6.1 Analog Input Pins (AN0–AN7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
9.6.2 ADC Channel Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
9.6.3 Voltage Reference Pin (V
REF
). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
9.6.4 Supply Pins (V
DDA
, V
SSA
). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
9.7 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
9.7.1 ADC Control Register 1 (ADCR1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
9.7.1.1 Reserved—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
9.7.1.2 Stop (STOP)—Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - x Freescale Semiconductor
9.7.1.3 START Conversion (START)—Bit 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.7.1.4 SYNC Select (SYNC)—Bit 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.7.1.5 End Of Scan Interrupt Enable (EOSIE)—Bit 11. . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.7.1.6 Zero Crossing Interrupt Enable (ZCIE)—Bit 10. . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.7.1.7 Low Limit Interrupt Enable (LLMTIE)—Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
9.7.1.8 High Limit Interrupt Enable (HLMTIE)—Bit 8. . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
9.7.1.9 Channel Configure (CHNCFG)—Bits 7–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
9.7.1.10 Reserved—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
9.7.1.11 Scan Mode (SMODE)—Bits 2–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
9.7.2 ADC Control Register 2 (ADCR2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16
9.7.2.1 Reserved—Bits 15–4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16
9.7.2.2 Clock Divisor Select (DIV)—Bits 3–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16
9.7.3 ADC Zero Crossing Control Register (ADZCC) . . . . . . . . . . . . . . . . . . . . . . . . . . 9-16
9.7.4 ADC Channel List Registers (ADLST1 & ADLST2) . . . . . . . . . . . . . . . . . . . . . . . 9-17
9.7.5 ADC Sample Disable Register (ADSDIS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-19
9.7.5.1 Test (TEST)—Bits 15–14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-19
9.7.5.2 Reserved—Bits 13–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20
9.7.5.3 Disable Sample (DS)—Bits 7–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20
9.7.6 ADC Status Register (ADSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20
9.7.6.1 Conversion in Progress (CIP)—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20
9.7.6.2 Reserved—Bits 14–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20
9.7.6.3 End of Scan Interrupt (EOSI)—Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-21
9.7.6.4 Zero Crossing Interrupt (ZCI)—Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-21
9.7.6.5 Low Limit Interrupt (LLMTI)—Bit 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-21
9.7.6.6 High Limit Interrupt (HLMTI)—Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-21
9.7.6.7 Ready Channel 7–0 (RDY)—Bits 7–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-21
9.7.7 ADC Limit Status Register (ADLSTAT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-22
9.7.8 ADC Zero Crossing Status Register (ADZCSTAT). . . . . . . . . . . . . . . . . . . . . . . . 9-22
9.7.8.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23
9.7.8.2 Zero Crossing Status (ZCS)—Bits 7–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23
9.7.9 ADC Result Registers (ADRSLT0–7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-23
9.7.9.1 Sign Extend (SEXT)—Bit 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-24
9.7.9.2 Digital Result of the Conversion (RSLT)—Bits 14–3. . . . . . . . . . . . . . . . . . . . 9-24
9.7.9.3 Reserved—Bits 2–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-24
9.7.10 ADC Low and High Limit Registers (ADLLMT0–7) and (ADHLMT0–7) . . . . . . . . 9-25
9.7.11 ADC Offset Registers (ADOFS0–7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-26
9.8 Starting a Conversion if Status of ADC is Unknown. . . . . . . . . . . . . . . . . . . . . . . . . . 9-27
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - xi
Chapter 10
Quadrature Decoder
10.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
10.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
10.3 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.3.1 Phase A Input (PHASEA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.3.2 Phase B Input (PHASEB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.3.3 Index Input (INDEX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.3.4 Home Switch Input (HOME) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.4 Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.5.1 Positive versus Negative Direction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.5.2 Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.5.2.1 Glitch Filter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.2.2 Edge Detect State Machine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.2.3 Position Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.2.4 Position Difference Counter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.2.5 Position Difference Counter Hold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.2.6 Revolution Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.2.7 Pulse Accumulator Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.2.8 Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.3 Prescaler for Slow or Fast Speed Measurement . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.4 Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.6 Holding Registers and Initializing Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8
10.7 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8
10.7.1 Decoder Control Register (DECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-10
10.7.1.1 HOME Signal Transition Interrupt Request (HIRQ)—Bit 15 . . . . . . . . . . . . . 10-11
10.7.1.2 HOME Interrupt Enable (HIE)—Bit 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11
10.7.1.3 Enable HOME to Initialize Position Counters UPOS and
LPOS (HIP)—Bit 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11
10.7.1.4 Use Negative Edge of HOME Input (HNE)—Bit 12. . . . . . . . . . . . . . . . . . . . 10-11
10.7.1.5 Software Triggered Initialization of Position Counters UPOS and LPOS
(SWIP)—Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11
10.7.1.6 Enable Reverse Direction Counting (REV)—Bit 10. . . . . . . . . . . . . . . . . . . . 10-11
10.7.1.7 Enable Signal Phase Count Mode (PH1)—Bit 9 . . . . . . . . . . . . . . . . . . . . . . 10-12
10.7.1.8 Index Pulse Interrupt Request (XIRQ)—Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . 10-12
10.7.1.9 Index Pulse Interrupt Enable (XIE)—Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-12
10.7.1.10 Index Triggered Initialization of Position Counters UPOS and LPOS
(XIP)—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-12
10.7.1.11 Use Negative Edge of Index Pulse (XNE)—Bit 5 . . . . . . . . . . . . . . . . . . . . . 10-12
10.7.1.12 Watchdog Timeout Interrupt Request (DIRQ)—Bit 4. . . . . . . . . . . . . . . . . . . 10-13
10.7.1.13 Watchdog Timeout Interrupt Enable (DIE)—Bit 3 . . . . . . . . . . . . . . . . . . . . . 10-13
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - xii Freescale Semiconductor
10.7.1.14 Watchdog Enable (WDE)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-13
10.7.1.15 Switch Matrix Mode (MODE[1:0])—Bits 1–0 . . . . . . . . . . . . . . . . . . . . . . . . . 10-13
10.7.2 Filter Interval Register (FIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-14
10.7.3 Watchdog Timeout Register (WTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-15
10.7.4 Position Difference Counter Register (POSD) . . . . . . . . . . . . . . . . . . . . . . . . . . 10-15
10.7.5 Position Difference Hold Register (POSDH). . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-15
10.7.6 Revolution Counter Register (REV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16
10.7.7 Revolution Hold Register (REVH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16
10.7.8 Upper Position Counter Register (UPOS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16
10.7.9 Lower Position Counter Register (LPOS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-17
10.7.10 Upper Position Hold Register (UPOSH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-17
10.7.11 Lower Position Hold Register (LPOSH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-17
10.7.12 Upper Initialization Register (UIR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-18
10.7.13 Lower Initialization Register (LIR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-18
10.7.14 Input Monitor Register (IMR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-18
10.7.14.1 Reserved Bits—15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-18
10.7.14.2 FPHA—Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-18
10.7.14.3 FPHB—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
10.7.14.4 FIND—Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
10.7.14.5 FHOM—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
10.7.14.6 PHA—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
10.7.14.7 PHB—Bit 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
10.7.14.8 INDEX—Bit 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
10.7.14.9 HOME—Bit 0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-19
Chapter 11
Pulse Width Modulator Module (PWM)
11.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
11.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
11.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
11.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.4.1 Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.4.2 PWM Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.4.2.1 Alignment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.4.2.2 Period . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
11.4.2.3 Pulse Width Duty Cycle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
11.4.3 Independent or Complementary Channel Operation . . . . . . . . . . . . . . . . . . . . . . 11-7
11.4.4 Deadtime Generators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8
11.4.4.1 Top/Bottom Deadtime Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-10
11.4.4.2 Manual Deadtime Correction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-13
11.4.5 Automatic Deadtime Correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-15
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - xiii
11.4.6 Output Polarity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-16
11.5 Software Output Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-18
11.6 PWM Generator Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-20
11.6.1 Load Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-20
11.6.2 Load Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-20
11.6.3 Reload Flag. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-21
11.6.4 Synchronization Output. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-23
11.6.5 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-23
11.7 Fault Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-25
11.7.1 Fault Pin Filter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26
11.7.2 Automatic Fault Clearing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-26
11.7.3 Manual Fault Clearing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-27
11.8 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-28
11.8.1 PWM0–PWM5 Pins—(PWM0–5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-28
11.8.2 FAULT0–FAULT3 Pins—(FAULT0–3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-28
11.8.3 IS2 Pins—(IS0–2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-28
11.9 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-29
11.9.1 PWM Control Register (PMCTL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-30
11.9.1.1 Load Frequency Bits (LDFQ)—Bits 15–12 . . . . . . . . . . . . . . . . . . . . . . . . . . 11-30
11.9.1.2 Half Cycle Reload (HALF)—Bit 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-31
11.9.1.3 Current Polarity 2 (IPOL2)—Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-31
11.9.1.4 Current Polarity 1 (IPOL1)—Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-31
11.9.1.5 Current Polarity 0 (IPOL0)—Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-32
11.9.1.6 Prescaler (PRSC)—Bits 7–6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-32
11.9.1.7 PWM Reload Interrupt Enable (PWMRIE)—Bit 5 . . . . . . . . . . . . . . . . . . . . . 11-32
11.9.1.8 PWM Reload Flag (PWMF)—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-32
11.9.1.9 Current Status (ISENS)—Bits 3–2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33
11.9.1.10 Load Okay (LDOK)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33
11.9.1.11 PWM Enable (PWMEN)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33
11.9.2 PWM Fault Control Register (PMFCTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-33
11.9.2.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-34
11.9.2.2 FAULTx Pin Interrupt Enable (FIEx)—Bits 7, 5, 3, 1 . . . . . . . . . . . . . . . . . . . 11-34
11.9.2.3 FAULTx Pin Clearing Mode (FMODEx)—Bits 6, 4, 2, 0 . . . . . . . . . . . . . . . . 11-34
11.9.3 PWM Fault Status and Acknowledge Register (PMFSA) . . . . . . . . . . . . . . . . . . 11-34
11.9.3.1 FAULTx Pin (FPINx)—Bits 15, 13, 11, 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-34
11.9.3.2 FAULTx Pin Flag (FFLAGx)—Bits 14, 12, 10, 8 . . . . . . . . . . . . . . . . . . . . . . 11-34
11.9.3.3 Reserved—Bit 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-35
11.9.3.4 FAULTx Pin Acknowledge (FTACKx)—Bits 6, 4, 2, 0 . . . . . . . . . . . . . . . . . . 11-35
11.9.3.5 Deadtime X (DTx)—Bits 5–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-35
11.9.4 PWM Output Control Register (PMOUT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-35
11.9.4.1 Output Pad Enable (PAD_EN)—Bit 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-35
11.9.4.2 Reserved—Bit 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-36
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - xiv Freescale Semiconductor
11.9.4.3 Output Control Enables (OUTCTRL5–0)—Bits 13–8 . . . . . . . . . . . . . . . . . . 11-36
11.9.4.4 Reserved—Bits 7–6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-36
11.9.4.5 Output Control (OUT5–0)—Bits 5–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-36
11.9.5 PWM Counter Register (PMCNT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-37
11.9.5.1 Reserved—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-37
11.9.5.2 Counter Register (CR)—Bits 14–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-37
11.9.6 PWM Counter Modulo Register (PWMCM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-37
11.9.6.1 Reserved—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-37
11.9.6.2 Counter Modulo (PWMCM)—Bits 14–0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-37
11.9.7 PWM Value Registers (PWMVAL0–5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38
11.9.7.1 Value (PWMVAL)—Bits 15–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38
11.9.8 PWM Deadtime Register (PMDEADTM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38
11.9.8.1 Reserved—Bits 15–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-38
11.9.8.2 Deadtime (PWMDT)—Bits 7–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-39
11.9.9 PWM Disable Mapping Registers (PMDISMAP1-2) . . . . . . . . . . . . . . . . . . . . . . 11-39
11.9.10 PWM Configure Register (PMCFG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-40
11.9.10.1 Reserved—Bits 15–13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-40
11.9.10.2 Edge-Aligned or Center-Aligned PWMs (EDG)—Bit 12 . . . . . . . . . . . . . . . . 11-40
11.9.10.3 Reserved—Bit 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-40
11.9.10.4 Top-Side PWM Polarity (TOPNEG)—Bits 10–8 . . . . . . . . . . . . . . . . . . . . . . 11-40
11.9.10.5 Bottom-Side PWM Polarity (BOTNEG)—Bits 6–4. . . . . . . . . . . . . . . . . . . . . 11-40
11.9.10.6 Independent or Complement Pair Operation (INDEP)—Bits 3–1 . . . . . . . . . 11-41
11.9.10.7 Write Protect (WP)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-41
11.9.11 PWM Channel Control Register (PMCCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-41
11.9.11.1 Enable Hardware Acceleration (ENHA)—Bit15. . . . . . . . . . . . . . . . . . . . . . . 11-42
11.9.11.2 Reserved—Bit 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-42
11.9.11.3 Mask (MSK5–0)—Bits 13–8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-42
11.9.11.4 Reserved—Bits 7–6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-42
11.9.11.5 Value Register Load Mode (VLMODE)—Bits 5–4. . . . . . . . . . . . . . . . . . . . . 11-42
11.9.11.6 Reserved—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-43
11.9.11.7 Swap45 (SWP45)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-43
11.9.11.8 Swap23 (SWP23)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-43
11.9.11.9 Swap01 (SWP01)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-43
11.9.12 PWM Port Register (PMPORT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-44
11.9.12.1 Reserved—Bits 15–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-44
11.9.12.2 Port (PORT)—Bits 6–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-44
11.10 Clocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-44
11.11 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-45
11.12 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-45
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - xv
Chapter 12
Serial Communications Interface (SCI)
12.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
12.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
12.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
12.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
12.4.1 Data Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3
12.4.2 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
12.4.3 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
12.4.3.1 Character Length. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
12.4.3.2 Character Transmission. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-6
12.4.3.3 Break Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
12.4.3.4 Preambles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
12.4.4 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
12.4.4.1 Character Length. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
12.4.4.2 Character Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
12.4.4.3 Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9
12.4.4.4 Framing Errors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
12.4.4.5 Baud Rate Tolerance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
12.4.4.6 Receiver Wake-Up. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-13
12.5 Special Operating Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-14
12.5.1 Single-Wire Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-14
12.5.2 Loop Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-15
12.5.3 Low-Power Options. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-15
12.5.3.1 Run Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-15
12.5.3.2 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-16
12.5.3.3 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-16
12.6 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-16
12.6.1 SCI Baud Rate Register (SCIBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-17
12.6.1.1 Reserved—Bits 15–13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
12.6.1.2 SCI Baud Rate (SBR)—Bits 12–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
12.6.2 SCI Control Register (SCICR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
12.6.2.1 Loop Select Bit (LOOP)—Bit 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
12.6.2.2 Stop in Wait Mode (SWAI)—Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
12.6.2.3 Receiver Source (RSRC)— Bit 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
12.6.2.4 Data Format Mode (M)—Bit 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
12.6.2.5 Wake-Up Condition (WAKE)—Bit 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
12.6.2.6 Polarity (POL)—Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
12.6.2.7 Parity Enable (PE)—Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
12.6.2.8 Parity Type (PT)—Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
12.6.2.9 Transmitter Empty Interrupt Enable (TEIE)—Bit 7. . . . . . . . . . . . . . . . . . . . . 12-20
12.6.2.10 Transmitter Idle Interrupt Enable (TIIE)—Bit 6 . . . . . . . . . . . . . . . . . . . . . . . 12-20
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - xvi Freescale Semiconductor
12.6.2.11 Receiver Full Interrupt Enable (RIE)—Bit 5. . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
12.6.2.12 Receive Error Interrupt Enable (REIE)—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . 12-20
12.6.2.13 Transmitter Enable (TE)—Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
12.6.2.14 Receiver Enable (RE)—Bit 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
12.6.2.15 Receiver Wake-Up (RWU)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
12.6.2.16 Send Break (SBK)—Bit 0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
12.6.3 SCI Status Register (SCISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
12.6.3.1 Transmit Data Register Empty Flag (TDRE)—Bit 15. . . . . . . . . . . . . . . . . . . 12-22
12.6.3.2 Transmitter Idle Flag (TIDLE)—Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-22
12.6.3.3 Receive Data Register Full Flag (RDRF)—Bit 13 . . . . . . . . . . . . . . . . . . . . . 12-22
12.6.3.4 Receiver Idle Line Flag (RIDLE)—Bit 12. . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-22
12.6.3.5 Overrun Flag (OR)—Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-22
12.6.3.6 Noise Flag (NF)—Bit 10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23
12.6.3.7 Framing Error Flag (FE)—Bit 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23
12.6.3.8 Parity Error Flag (PF)—Bit 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23
12.6.3.9 Reserved—Bits 7–1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23
12.6.3.10 Receiver Active Flag (RAF)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-23
12.6.4 SCI Data Register (SCIDR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24
12.6.4.1 Reserved—Bits 15–9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24
12.6.4.2 Receive/Transmit Data—Bits 8–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24
12.7 Clocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24
12.8 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-24
12.9 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25
12.9.1 Transmitter Empty Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25
12.9.2 Transmitter Idle Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25
12.9.3 Receiver Full Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25
12.9.4 Receive Error Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-25
Chapter 13
Serial Peripheral Interface (SPI)
13.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1
13.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-1
13.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2
13.4 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-2
13.4.1 Master Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-3
13.4.2 Slave Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-4
13.5 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-5
13.5.1 Master In/Slave Out (MISO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-5
13.5.2 Master Out/Slave In (MOSI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-5
13.5.3 Serial Clock (SCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
13.5.4 Slave Select (SS
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
DSP56F800 Family Users Manual, Rev. 8
Freescale Semiconductor Table of Contents - xvii
13.6 Transmission Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-6
13.6.1 Data Transmission Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
13.6.2 Data Shift Ordering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
13.6.3 Clock Phase and Polarity Controls . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
13.6.4 Transmission Format When CPHA = 0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-7
13.6.5 Transmission Format When CPHA = 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-9
13.6.6 Transmission Initiation Latency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-10
13.7 Transmission Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-11
13.8 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-13
13.8.1 Overflow Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-13
13.8.2 Mode Fault Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15
13.8.2.1 Master SPI Mode Fault . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-15
13.8.2.2 Slave SPI Mode Fault . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-16
13.9 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-16
13.9.1 SPI Status and Control Register (SPSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-17
13.9.1.1 Reserved—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-18
13.9.1.2 Data Shift Order (DSO)—Bit 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-18
13.9.1.3 SPI Receiver Full (SPRF)—Bit 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-18
13.9.1.4 Error Interrupt Enable (ERRIE)—Bit 12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-18
13.9.1.5 Overflow (OVRF)—Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-19
13.9.1.6 Mode Fault (MODF)—Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-19
13.9.1.7 SPI Transmitter Empty (SPTE)—Bit 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-19
13.9.1.8 Mode Fault Enable (MODFEN)—Bit 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-19
13.9.1.9 SPI Baud Rate Select (SPR1 and SPR0)—Bits 7–6. . . . . . . . . . . . . . . . . . . 13-20
13.9.1.10 SPI Receiver Interrupt Enable (SPRIE)—Bit 5 . . . . . . . . . . . . . . . . . . . . . . . 13-20
13.9.1.11 SPI Master (SPMSTR)—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20
13.9.1.12 Clock Polarity (CPOL)—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20
13.9.1.13 Clock Phase (CPHA)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-20
13.9.1.14 SPI Enable (SPE)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-21
13.9.1.15 SPI Transmit Interrupt Enable (SPTIE)—Bit 0. . . . . . . . . . . . . . . . . . . . . . . . 13-21
13.9.2 SPI Data Size Register (SPDSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-21
13.9.2.1 Data Size (DS)—Bits 3–0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-22
13.9.3 SPI Data Receive Register (SPDRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-22
13.9.4 SPI Data Transmit Register (SPDTR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-22
13.10 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-23
13.11 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13-24
DSP56F800 Family Users Manual, Rev. 8
Table of Contents - xviii Freescale Semiconductor
Chapter 14
Quad Timer Module (TMR)
14.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1
14.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-1
14.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-2
14.4 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-2
14.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-2
14.5.1 Counting Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.5.2 External Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.5.3 OFLAG Output Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.5.4 Master Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.6 Counting Mode Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-3
14.6.1 Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
14.6.2 Count Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
14.6.3 Edge-Count Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
14.6.4 Gated-Count Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
14.6.5 Quad-Count Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-4
14.6.6 Signed-Count Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5
14.6.7 Triggered-Count Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5
14.6.8 One-Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5
14.6.9 Cascade-Count Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-5
14.6.10 Pulse-Output Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6
14.6.11 Fixed-Frequency PWM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6
14.6.12 Variable-Frequency PWM Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-6
14.6.13 Compare Registers Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-7
14.6.14 Capture Register Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-7
14.7 Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-8
14.7.1 Control Registers (CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10
14.7.1.1 Count Mode—Bits 15–13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-10
14.7.1.2 Primary Count Source—Bits 12–9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-11
14.7.1.3 Secondary Count Source (SCS)—Bits 8–7. . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
14.7.1.4 Count Once (ONCE)—Bit 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
14.7.1.5 Count Length (LENGTH)—Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
14.7.1.6 Count Direction (DIR)—Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-12
14.7.1.7 Co-Channel Initialization (Co Init)—Bit 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
14.7.1.8 Output Mode (OM)—Bits 2-0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
14.7.2 Status and Control Registers (SCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-13
14.7.2.1 Timer Compare Flag (TCF)—Bit 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-14
14.7.2.2 Timer Compare Flag Interrupt Enable (TCFIE)—Bit 14. . . . . . . . . . . . . . . . . 14-14
14.7.2.3 Timer Overflow Flag (TOF)—Bit 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14-14
14.7.2.4 Timer Overflow Flag Interrupt Enable (TOFIE)—Bit 12. . . . . . . . . . . . . . . . . 14-14
  • Page 1 1
  • Page 2 2
  • Page 3 3
  • Page 4 4
  • Page 5 5
  • Page 6 6
  • Page 7 7
  • Page 8 8
  • Page 9 9
  • Page 10 10
  • Page 11 11
  • Page 12 12
  • Page 13 13
  • Page 14 14
  • Page 15 15
  • Page 16 16
  • Page 17 17
  • Page 18 18
  • Page 19 19
  • Page 20 20
  • Page 21 21
  • Page 22 22
  • Page 23 23
  • Page 24 24
  • Page 25 25
  • Page 26 26
  • Page 27 27
  • Page 28 28
  • Page 29 29
  • Page 30 30
  • Page 31 31
  • Page 32 32
  • Page 33 33
  • Page 34 34
  • Page 35 35
  • Page 36 36
  • Page 37 37
  • Page 38 38
  • Page 39 39
  • Page 40 40
  • Page 41 41
  • Page 42 42
  • Page 43 43
  • Page 44 44
  • Page 45 45
  • Page 46 46
  • Page 47 47
  • Page 48 48
  • Page 49 49
  • Page 50 50
  • Page 51 51
  • Page 52 52
  • Page 53 53
  • Page 54 54
  • Page 55 55
  • Page 56 56
  • Page 57 57
  • Page 58 58
  • Page 59 59
  • Page 60 60
  • Page 61 61
  • Page 62 62
  • Page 63 63
  • Page 64 64
  • Page 65 65
  • Page 66 66
  • Page 67 67
  • Page 68 68
  • Page 69 69
  • Page 70 70
  • Page 71 71
  • Page 72 72
  • Page 73 73
  • Page 74 74
  • Page 75 75
  • Page 76 76
  • Page 77 77
  • Page 78 78
  • Page 79 79
  • Page 80 80
  • Page 81 81
  • Page 82 82
  • Page 83 83
  • Page 84 84
  • Page 85 85
  • Page 86 86
  • Page 87 87
  • Page 88 88
  • Page 89 89
  • Page 90 90
  • Page 91 91
  • Page 92 92
  • Page 93 93
  • Page 94 94
  • Page 95 95
  • Page 96 96
  • Page 97 97
  • Page 98 98
  • Page 99 99
  • Page 100 100
  • Page 101 101
  • Page 102 102
  • Page 103 103
  • Page 104 104
  • Page 105 105
  • Page 106 106
  • Page 107 107
  • Page 108 108
  • Page 109 109
  • Page 110 110
  • Page 111 111
  • Page 112 112
  • Page 113 113
  • Page 114 114
  • Page 115 115
  • Page 116 116
  • Page 117 117
  • Page 118 118
  • Page 119 119
  • Page 120 120
  • Page 121 121
  • Page 122 122
  • Page 123 123
  • Page 124 124
  • Page 125 125
  • Page 126 126
  • Page 127 127
  • Page 128 128
  • Page 129 129
  • Page 130 130
  • Page 131 131
  • Page 132 132
  • Page 133 133
  • Page 134 134
  • Page 135 135
  • Page 136 136
  • Page 137 137
  • Page 138 138
  • Page 139 139
  • Page 140 140
  • Page 141 141
  • Page 142 142
  • Page 143 143
  • Page 144 144
  • Page 145 145
  • Page 146 146
  • Page 147 147
  • Page 148 148
  • Page 149 149
  • Page 150 150
  • Page 151 151
  • Page 152 152
  • Page 153 153
  • Page 154 154
  • Page 155 155
  • Page 156 156
  • Page 157 157
  • Page 158 158
  • Page 159 159
  • Page 160 160
  • Page 161 161
  • Page 162 162
  • Page 163 163
  • Page 164 164
  • Page 165 165
  • Page 166 166
  • Page 167 167
  • Page 168 168
  • Page 169 169
  • Page 170 170
  • Page 171 171
  • Page 172 172
  • Page 173 173
  • Page 174 174
  • Page 175 175
  • Page 176 176
  • Page 177 177
  • Page 178 178
  • Page 179 179
  • Page 180 180
  • Page 181 181
  • Page 182 182
  • Page 183 183
  • Page 184 184
  • Page 185 185
  • Page 186 186
  • Page 187 187
  • Page 188 188
  • Page 189 189
  • Page 190 190
  • Page 191 191
  • Page 192 192
  • Page 193 193
  • Page 194 194
  • Page 195 195
  • Page 196 196
  • Page 197 197
  • Page 198 198
  • Page 199 199
  • Page 200 200
  • Page 201 201
  • Page 202 202
  • Page 203 203
  • Page 204 204
  • Page 205 205
  • Page 206 206
  • Page 207 207
  • Page 208 208
  • Page 209 209
  • Page 210 210
  • Page 211 211
  • Page 212 212
  • Page 213 213
  • Page 214 214
  • Page 215 215
  • Page 216 216
  • Page 217 217
  • Page 218 218
  • Page 219 219
  • Page 220 220
  • Page 221 221
  • Page 222 222
  • Page 223 223
  • Page 224 224
  • Page 225 225
  • Page 226 226
  • Page 227 227
  • Page 228 228
  • Page 229 229
  • Page 230 230
  • Page 231 231
  • Page 232 232
  • Page 233 233
  • Page 234 234
  • Page 235 235
  • Page 236 236
  • Page 237 237
  • Page 238 238
  • Page 239 239
  • Page 240 240
  • Page 241 241
  • Page 242 242
  • Page 243 243
  • Page 244 244
  • Page 245 245
  • Page 246 246
  • Page 247 247
  • Page 248 248
  • Page 249 249
  • Page 250 250
  • Page 251 251
  • Page 252 252
  • Page 253 253
  • Page 254 254
  • Page 255 255
  • Page 256 256
  • Page 257 257
  • Page 258 258
  • Page 259 259
  • Page 260 260
  • Page 261 261
  • Page 262 262
  • Page 263 263
  • Page 264 264
  • Page 265 265
  • Page 266 266
  • Page 267 267
  • Page 268 268
  • Page 269 269
  • Page 270 270
  • Page 271 271
  • Page 272 272
  • Page 273 273
  • Page 274 274
  • Page 275 275
  • Page 276 276
  • Page 277 277
  • Page 278 278
  • Page 279 279
  • Page 280 280
  • Page 281 281
  • Page 282 282
  • Page 283 283
  • Page 284 284
  • Page 285 285
  • Page 286 286
  • Page 287 287
  • Page 288 288
  • Page 289 289
  • Page 290 290
  • Page 291 291
  • Page 292 292
  • Page 293 293
  • Page 294 294
  • Page 295 295
  • Page 296 296
  • Page 297 297
  • Page 298 298
  • Page 299 299
  • Page 300 300
  • Page 301 301
  • Page 302 302
  • Page 303 303
  • Page 304 304
  • Page 305 305
  • Page 306 306
  • Page 307 307
  • Page 308 308
  • Page 309 309
  • Page 310 310
  • Page 311 311
  • Page 312 312
  • Page 313 313
  • Page 314 314
  • Page 315 315
  • Page 316 316
  • Page 317 317
  • Page 318 318
  • Page 319 319
  • Page 320 320
  • Page 321 321
  • Page 322 322
  • Page 323 323
  • Page 324 324
  • Page 325 325
  • Page 326 326
  • Page 327 327
  • Page 328 328
  • Page 329 329
  • Page 330 330
  • Page 331 331
  • Page 332 332
  • Page 333 333
  • Page 334 334
  • Page 335 335
  • Page 336 336
  • Page 337 337
  • Page 338 338
  • Page 339 339
  • Page 340 340
  • Page 341 341
  • Page 342 342
  • Page 343 343
  • Page 344 344
  • Page 345 345
  • Page 346 346
  • Page 347 347
  • Page 348 348
  • Page 349 349
  • Page 350 350
  • Page 351 351
  • Page 352 352
  • Page 353 353
  • Page 354 354
  • Page 355 355
  • Page 356 356
  • Page 357 357
  • Page 358 358
  • Page 359 359
  • Page 360 360
  • Page 361 361
  • Page 362 362
  • Page 363 363
  • Page 364 364
  • Page 365 365
  • Page 366 366
  • Page 367 367
  • Page 368 368
  • Page 369 369
  • Page 370 370
  • Page 371 371
  • Page 372 372
  • Page 373 373
  • Page 374 374
  • Page 375 375
  • Page 376 376
  • Page 377 377
  • Page 378 378
  • Page 379 379
  • Page 380 380
  • Page 381 381
  • Page 382 382
  • Page 383 383
  • Page 384 384
  • Page 385 385
  • Page 386 386
  • Page 387 387
  • Page 388 388
  • Page 389 389
  • Page 390 390
  • Page 391 391
  • Page 392 392
  • Page 393 393
  • Page 394 394
  • Page 395 395
  • Page 396 396
  • Page 397 397
  • Page 398 398
  • Page 399 399
  • Page 400 400
  • Page 401 401
  • Page 402 402
  • Page 403 403
  • Page 404 404
  • Page 405 405
  • Page 406 406
  • Page 407 407
  • Page 408 408
  • Page 409 409
  • Page 410 410
  • Page 411 411
  • Page 412 412
  • Page 413 413
  • Page 414 414
  • Page 415 415
  • Page 416 416
  • Page 417 417
  • Page 418 418
  • Page 419 419
  • Page 420 420
  • Page 421 421
  • Page 422 422
  • Page 423 423
  • Page 424 424
  • Page 425 425
  • Page 426 426
  • Page 427 427
  • Page 428 428
  • Page 429 429
  • Page 430 430
  • Page 431 431
  • Page 432 432
  • Page 433 433
  • Page 434 434
  • Page 435 435
  • Page 436 436
  • Page 437 437
  • Page 438 438
  • Page 439 439
  • Page 440 440
  • Page 441 441
  • Page 442 442
  • Page 443 443
  • Page 444 444
  • Page 445 445
  • Page 446 446
  • Page 447 447
  • Page 448 448
  • Page 449 449
  • Page 450 450
  • Page 451 451
  • Page 452 452
  • Page 453 453
  • Page 454 454
  • Page 455 455
  • Page 456 456
  • Page 457 457
  • Page 458 458
  • Page 459 459
  • Page 460 460
  • Page 461 461
  • Page 462 462
  • Page 463 463
  • Page 464 464
  • Page 465 465
  • Page 466 466
  • Page 467 467
  • Page 468 468
  • Page 469 469
  • Page 470 470
  • Page 471 471
  • Page 472 472
  • Page 473 473
  • Page 474 474
  • Page 475 475
  • Page 476 476
  • Page 477 477
  • Page 478 478
  • Page 479 479
  • Page 480 480
  • Page 481 481
  • Page 482 482
  • Page 483 483
  • Page 484 484
  • Page 485 485
  • Page 486 486
  • Page 487 487
  • Page 488 488
  • Page 489 489
  • Page 490 490
  • Page 491 491
  • Page 492 492
  • Page 493 493
  • Page 494 494
  • Page 495 495
  • Page 496 496
  • Page 497 497
  • Page 498 498
  • Page 499 499
  • Page 500 500
  • Page 501 501
  • Page 502 502
  • Page 503 503
  • Page 504 504
  • Page 505 505
  • Page 506 506
  • Page 507 507
  • Page 508 508
  • Page 509 509
  • Page 510 510
  • Page 511 511
  • Page 512 512
  • Page 513 513
  • Page 514 514
  • Page 515 515
  • Page 516 516
  • Page 517 517
  • Page 518 518
  • Page 519 519
  • Page 520 520
  • Page 521 521
  • Page 522 522
  • Page 523 523
  • Page 524 524
  • Page 525 525
  • Page 526 526
  • Page 527 527
  • Page 528 528
  • Page 529 529
  • Page 530 530
  • Page 531 531
  • Page 532 532
  • Page 533 533
  • Page 534 534
  • Page 535 535
  • Page 536 536
  • Page 537 537
  • Page 538 538
  • Page 539 539
  • Page 540 540
  • Page 541 541
  • Page 542 542
  • Page 543 543
  • Page 544 544
  • Page 545 545
  • Page 546 546
  • Page 547 547
  • Page 548 548
  • Page 549 549
  • Page 550 550
  • Page 551 551
  • Page 552 552
  • Page 553 553
  • Page 554 554
  • Page 555 555
  • Page 556 556
  • Page 557 557
  • Page 558 558
  • Page 559 559
  • Page 560 560
  • Page 561 561
  • Page 562 562
  • Page 563 563
  • Page 564 564
  • Page 565 565
  • Page 566 566
  • Page 567 567
  • Page 568 568
  • Page 569 569
  • Page 570 570
  • Page 571 571
  • Page 572 572
  • Page 573 573
  • Page 574 574
  • Page 575 575
  • Page 576 576
  • Page 577 577
  • Page 578 578
  • Page 579 579
  • Page 580 580
  • Page 581 581
  • Page 582 582
  • Page 583 583
  • Page 584 584
  • Page 585 585
  • Page 586 586
  • Page 587 587
  • Page 588 588
  • Page 589 589
  • Page 590 590
  • Page 591 591
  • Page 592 592
  • Page 593 593
  • Page 594 594
  • Page 595 595
  • Page 596 596
  • Page 597 597
  • Page 598 598
  • Page 599 599
  • Page 600 600
  • Page 601 601
  • Page 602 602
  • Page 603 603
  • Page 604 604
  • Page 605 605
  • Page 606 606
  • Page 607 607
  • Page 608 608
  • Page 609 609
  • Page 610 610
  • Page 611 611
  • Page 612 612
  • Page 613 613
  • Page 614 614
  • Page 615 615
  • Page 616 616
  • Page 617 617
  • Page 618 618
  • Page 619 619
  • Page 620 620
  • Page 621 621
  • Page 622 622
  • Page 623 623
  • Page 624 624
  • Page 625 625
  • Page 626 626
  • Page 627 627
  • Page 628 628
  • Page 629 629
  • Page 630 630
  • Page 631 631
  • Page 632 632
  • Page 633 633
  • Page 634 634
  • Page 635 635
  • Page 636 636
  • Page 637 637
  • Page 638 638
  • Page 639 639
  • Page 640 640
  • Page 641 641
  • Page 642 642
  • Page 643 643
  • Page 644 644
  • Page 645 645
  • Page 646 646
  • Page 647 647
  • Page 648 648
  • Page 649 649
  • Page 650 650
  • Page 651 651
  • Page 652 652
  • Page 653 653
  • Page 654 654
  • Page 655 655
  • Page 656 656
  • Page 657 657
  • Page 658 658
  • Page 659 659
  • Page 660 660
  • Page 661 661
  • Page 662 662
  • Page 663 663
  • Page 664 664
  • Page 665 665
  • Page 666 666
  • Page 667 667
  • Page 668 668
  • Page 669 669
  • Page 670 670
  • Page 671 671
  • Page 672 672
  • Page 673 673
  • Page 674 674
  • Page 675 675
  • Page 676 676
  • Page 677 677
  • Page 678 678
  • Page 679 679
  • Page 680 680
  • Page 681 681
  • Page 682 682
  • Page 683 683
  • Page 684 684
  • Page 685 685
  • Page 686 686
  • Page 687 687
  • Page 688 688
  • Page 689 689
  • Page 690 690
  • Page 691 691
  • Page 692 692
  • Page 693 693
  • Page 694 694
  • Page 695 695
  • Page 696 696
  • Page 697 697
  • Page 698 698
  • Page 699 699
  • Page 700 700
  • Page 701 701
  • Page 702 702

NXP DSP56F805 User guide

Type
User guide

Ask a question and I''ll find the answer in the document

Finding information in a document is now easier with AI