SLLA120
2
Interfacing Between LVPECL, VML, CML, and LVDS Levels
4.3.1 Voltage Mode Logic (VML) Drivers—DC-Coupled 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.2 Voltage Mode Logic (VML) Drivers—AC-Coupled 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 Low-Voltage Differential Signaling (LVDS) Drivers—DC-COupled 16. . . . . . . . . . . . . . . . . . . . . .
5 Biasing and Termination Schemes 16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1 Biasing 16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 Termination Schemes 17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1 Differential Scheme 17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.2 Differential Scheme With Decoupling Capacitor 18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.3 Differential Scheme With Reduced Resistor Count 19. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.4 Differential Scheme With One Biasing Network 21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 Internal Termination and Biasing Summary 22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
List of Figures
1 Graphic Voltage Swings by Logic Level 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Typical Structure for an LVPECL Output Stage 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 Input Stage for Devices Requiring LVPECL Signaling Levels 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Typical Structure for a CML Output Stage 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 Input Stage for Devices Requiring CML Signaling Levels 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 Typical Structure for a VML Output Stage 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 Input Stage for Devices Requiring VML Signaling Levels 10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8 Typical Structure for an LVDS Output Stage 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9 Input Stage for Devices Requiring LVDS Signaling Levels 12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10 LVPECL Driver for DC-Coupling 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11 LVPECL Driver for AC-Coupling 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12 CML Driver for DC-Coupling 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13 CML Driver for AC-Coupling 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14 VML Driver for DC-Coupling 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15 Split Differential Termination With Capacitor 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
16 VML Driver for AC-Coupling 15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
17 LVDS Driver for DC-Coupling 16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
18 Simple Resistor Network for Biasing Voltages 16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19 Example With VML Driver and Receiver Requiring CML Voltage Levels 17. . . . . . . . . . . . . . . . . . . . . .
20 Differential Termination With Biasing 18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21 Differential Termination With Biasing and Decoupling Capacitor 18. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22 Differential Termination With Reduced Resistor Count 19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
23 Example With VML Driver and Receiver Requiring CML Voltage Levels 20. . . . . . . . . . . . . . . . . . . . . .
24 Differential Termination With One Biasing Network 21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
List of Tables
1 Voltage Parameters by Logic Level 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Logic Level by TI Device 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .